👋 방문해 주셔서 감사합니다!
로그인하고 시작하기회원가입게스트 모드로 시작
📂
전체 자격증 목록
원하는 시험을 골라보세요
💬
활동 피드
🏆
활동 랭킹
🙋‍♂️
문제 제보
📝
오답 복습 노트
🧠
AI 스마트 복습
📊
내 학습 리포트
🏆
명예의 전당
📋
내 신고 내역

반도체커스텀레이아웃산업기사 2017-05-07 집적회로 설계이론 64번 문제 해설

반도체커스텀레이아웃산업기사 2017-05-07 - 집적회로 설계이론
반도체커스텀레이아웃산업기사 2017-05-07 - 집적회로 설계이론
← 이전
📝 목록다음 →
문제 목록으로
문제 64 2017-05-07
회로의 물리적인 크기만 스케일링할 때 소자 파라미터와 스케일링 비율이 바르게 연결되지 않은 것은? (단, 물리적 스케일링 비율은 α이다.)
현재 페이지는 개별문항 데이터로 통계가 제공되지 않습니다. 복습기능이 있는 문제목록 페이지를 이용해 주세요.
학습모드로 이동

연관 추천 문제

같은 번호 다른 회차
2019-04-2764번 — 다음의 정적 CMOS 로직(Static CMOS Logic)에 관한 설명 중 틀린 것은?
2018-04-2864번 — 실제의 IC 소자들이 가지고 있는 지연시간을 고려한 시뮬레이션 방법으로 여러 단이 종속적(cascade)으로 연결되었을 경우, 최종출력에서 발생하는 spike나 glitch 등을 방지하기 위한 방법은?
2016-05-0864번 — MOSFET에 생성될 수 있는 커패시턴스가 아닌 것은?
2014-09-2064번 — CMOS 인버터(Inverter) DC 특성 곡선에서 최대 전류가 흐르는 NMOS와 PMOS의 동작 영역은?
2011-10-0264번 — 다음 중 Integrated Cirouit(IC)에 포함시키기가 어려운 소자는?
같은 과목 인접 문제
인접61번 — 동적 CMOS 로직과 거의 같으나, 출력단에 인버팅 래치가 달려있는 점이 다른 로직은?
인접62번 — nMOS 인버터의 레이아웃 설계에서 A를 풀다운 트랜지스터 그리고 B를 풀업 트랜지스터라고 할 경우 A의 게이트 폭과 길이는 각각 4λ, 2λ 이고 B게이트의 폭과 길이를 각각 2λ, 8λ 라고 하면 이 인버터가 정상동작을 위하여 필요로 하는 형상비(ratio circuit)는 얼마인가?
인접63번 — 집적회로 레이아웃 설계에서 제일 처음 해야 할 일은?
인접65번 — CMOS 제조 과정에서는 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n층과 p층간의 결합(n-p-n-p 또는 p—n-p-n-)에 의해 기생 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 V dd 와 V ss 사이에 전류 통로가 형성되는 현상은?
인접66번 — 다음 VHDL 관련 표준에서 다중 값 논리를 규정한 부분은?