👋 방문해 주셔서 감사합니다!
로그인하고 시작하기회원가입게스트 모드로 시작
📂
전체 자격증 목록
원하는 시험을 골라보세요
💬
활동 피드
🏆
활동 랭킹
🙋‍♂️
문제 제보
📝
오답 복습 노트
🧠
AI 스마트 복습
📊
내 학습 리포트
🏆
명예의 전당
📋
내 신고 내역

반도체커스텀레이아웃산업기사 2018-04-28 집적회로 설계이론 66번 문제 해설

반도체커스텀레이아웃산업기사 2018-04-28 - 집적회로 설계이론
반도체커스텀레이아웃산업기사 2018-04-28 - 집적회로 설계이론
← 이전
📝 목록다음 →
문제 목록으로
문제 66 2018-04-28
플로우(flow) 플랜부터 라우팅까지 수동으로 진행하며 개발기간이 길어지는 대신 의도한 대로 레이아웃이 가능한 설계방식은?
현재 페이지는 개별문항 데이터로 통계가 제공되지 않습니다. 복습기능이 있는 문제목록 페이지를 이용해 주세요.
학습모드로 이동

연관 추천 문제

같은 번호 다른 회차
2019-04-2766번 — 동적 CMOS 로직과 거의 같으나 출력단에 인버팅 래치가 달려 있는 로직은?
2017-05-0766번 — 다음 VHDL 관련 표준에서 다중 값 논리를 규정한 부분은?
2016-05-0866번 — 결정 내의 스트레인과 결함을 줄이고, 단결정의 성장을 촉진시키기 위해 웨이퍼를 일정 시간 온도가 높은 곳에서 의도적으로 넣어두는 것은?
2014-09-2066번 — 실제의 IC 소자들이 가지고 있는 지연 시간을 고려한 시뮬레이션 방법으로 특히, 여러 단이 종속적(cascade)으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch등을 방지하기 위한 방법은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)
2011-10-0266번 — 집적회로 구현을 위한 웨이퍼 제조 공정에 해당하지 않는 것은?
같은 과목 인접 문제
인접63번 — MOSFET에서 출력 논리 레벨이 완전히 복원되어 안정화되는 트랜지스터는?
인접64번 — 실제의 IC 소자들이 가지고 있는 지연시간을 고려한 시뮬레이션 방법으로 여러 단이 종속적(cascade)으로 연결되었을 경우, 최종출력에서 발생하는 spike나 glitch 등을 방지하기 위한 방법은?
인접65번 — VLSI 설계에서 강조되는 구조적 설계의 원칙으로 거리가 먼 것은?
인접67번 — 다음 설명 중 Pseudo-nMOS 회로에 대한 설명으로 옳은 것은?
인접68번 — 모노리식(Monolithic) IC의 제조과정 중 제일 마지막에 수행하는 공정은?