👋 방문해 주셔서 감사합니다!
로그인하고 시작하기회원가입게스트 모드로 시작
📂
전체 자격증 목록
원하는 시험을 골라보세요
💬
활동 피드
🏆
활동 랭킹
🙋‍♂️
문제 제보
📝
오답 복습 노트
🧠
AI 스마트 복습
📊
내 학습 리포트
🏆
명예의 전당
📋
내 신고 내역

반도체커스텀레이아웃산업기사 2019-04-27 집적회로 설계이론 62번 문제 해설

반도체커스텀레이아웃산업기사 2019-04-27 - 집적회로 설계이론
반도체커스텀레이아웃산업기사 2019-04-27 - 집적회로 설계이론
← 이전
📝 목록다음 →
문제 목록으로
문제 62 2019-04-27
하드웨어기술언어(HDL)를 이용한 설계의 특징이 아닌 것은?
현재 페이지는 개별문항 데이터로 통계가 제공되지 않습니다. 복습기능이 있는 문제목록 페이지를 이용해 주세요.
학습모드로 이동

연관 추천 문제

같은 번호 다른 회차
2018-04-2862번 — 다음 집적회로의 제조 과정에서 가장 늦게 진행되는 작업은?
2017-05-0762번 — nMOS 인버터의 레이아웃 설계에서 A를 풀다운 트랜지스터 그리고 B를 풀업 트랜지스터라고 할 경우 A의 게이트 폭과 길이는 각각 4λ, 2λ 이고 B게이트의 폭과 길이를 각각 2λ, 8λ 라고 하면 이 인버터가 정상동작을 위하여 필요로 하는 형상비(ratio circuit)는 얼마인가?
2016-05-0862번 — 기판 바이어스 효과(BODY EFFECT)에 대한 설명으로 틀린 것은?
2014-09-2062번 — 실제로 클럭 신호는 MOS의 저항 및 용량 특성에 따라서 전달 과정에서 지연 효과를 갖게 되어 클럭의 시간차가 생긴다. 이와 같은 현상을 무엇이라고 하는가?
2011-10-0262번 — MOS 구조의 전계효과 중 게이트 전압 V s 가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계면에 소수 캐리어인 전자가 모이는 현상은?
같은 과목 인접 문제
인접61번 — n웰 CMOS 공정에 필수적으로 사용되는 레이어가 아닌 것은 무엇인가?
인접63번 — 레이아웃(layout) 설계규칙에 관한 설명 중 틀린 것은?
인접64번 — 다음의 정적 CMOS 로직(Static CMOS Logic)에 관한 설명 중 틀린 것은?
인접65번 — 반도체 공정에서 기체 상태의 화합물을 분해한 후 화학적 반응에 의해 반도체 기판 위에 박막이나 에피층을 형성하는 공정은?
인접66번 — 동적 CMOS 로직과 거의 같으나 출력단에 인버팅 래치가 달려 있는 로직은?