👋 방문해 주셔서 감사합니다!
로그인하고 시작하기회원가입게스트 모드로 시작
📂
전체 자격증 목록
원하는 시험을 골라보세요
💬
활동 피드
🏆
활동 랭킹
🙋‍♂️
문제 제보
📝
오답 복습 노트
🧠
AI 스마트 복습
📊
내 학습 리포트
🏆
명예의 전당
📋
내 신고 내역

반도체커스텀레이아웃산업기사 2011-10-02 집적회로 설계이론 80번 문제 해설

반도체커스텀레이아웃산업기사 2011-10-02 - 집적회로 설계이론
반도체커스텀레이아웃산업기사 2011-10-02 - 집적회로 설계이론
← 이전
📝 목록
문제 목록으로
문제 80 2011-10-02
MOS 트랜지스터에서 게이트 출력이 ‘1“ 또는 ”0“레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?
현재 페이지는 개별문항 데이터로 통계가 제공되지 않습니다. 복습기능이 있는 문제목록 페이지를 이용해 주세요.
학습모드로 이동

연관 추천 문제

같은 번호 다른 회차
2019-04-2780번 — MOS 트랜지스터에서 게이트에서의 커패시턴스 관계식은? (단, L은 게이트의 길이, W는 게이트의 폭, T ox 는 산화막의 두께, C ox 는 SiO 2 의 유전율을 의미한다.)
2018-04-2880번 — 반도체 공정 과정 중 감광막에 대한 설명 으로 틀린 것은?
2017-05-0780번 — n채널 증가형 MOSFET에서 V GS = -5V, V DS = 13V일 때, 드레인에 흐르는 전류는 얼마인가?
2016-05-0880번 — CMOS 논리회로의 특성으로 틀린 것은?
2014-09-2080번 — 베이스 폭이 3×10 -3 [cm]일 때 펀치-슬로 전압 V pt 가 [V]인 PNP 트랜지스터에서 베이스 폭이 6×10 -3 [cm]으로 증가하면 V pt 는 얼마인가?
같은 과목 인접 문제
인접75번 — 게이트 전압(V가)이 기관 전압(V )보다 낮은 전위를 갖는 경우, MOS 구조의 동작 모드는?
인접76번 — 다음 중 직접회로 공정에서 불순물을 첨가하는 방법이 아닌 것은?
인접77번 — 두 pMOS를 병렬 연결하여 반드시 한 게이트 입력에 “0”을 일력할 경우 형성되는 전도 패스의 기능을 볼 함수로 옳게 표현한 것은?
인접78번 — 게이트 어레이 방식 설계에 대한 설명으로 옳지 않은 것은?
인접79번 — 실제로 클럭 신호는 MOS의 저항 및 용량 특성에 따라서 전달 과정에서 지연 효과를 갖게 되어 클럭의 시간차가 생긴다. 이와 같은 현상을 무엇이라고 하는가?