👋 방문해 주셔서 감사합니다!
로그인하고 시작하기회원가입게스트 모드로 시작
📂
전체 자격증 목록
원하는 시험을 골라보세요
💬
활동 피드
🏆
활동 랭킹
🙋‍♂️
문제 제보
📝
오답 복습 노트
🧠
AI 스마트 복습
📊
내 학습 리포트
🏆
명예의 전당
📋
내 신고 내역

반도체커스텀레이아웃산업기사 2014-09-20 집적회로 설계이론 80번 문제 해설

반도체커스텀레이아웃산업기사 2014-09-20 - 집적회로 설계이론
반도체커스텀레이아웃산업기사 2014-09-20 - 집적회로 설계이론
← 이전
📝 목록
문제 목록으로
문제 80 2014-09-20
베이스 폭이 3×10 -3 [cm]일 때 펀치-슬로 전압 V pt 가 [V]인 PNP 트랜지스터에서 베이스 폭이 6×10 -3 [cm]으로 증가하면 V pt 는 얼마인가?
현재 페이지는 개별문항 데이터로 통계가 제공되지 않습니다. 복습기능이 있는 문제목록 페이지를 이용해 주세요.
학습모드로 이동

연관 추천 문제

같은 번호 다른 회차
2019-04-2780번 — MOS 트랜지스터에서 게이트에서의 커패시턴스 관계식은? (단, L은 게이트의 길이, W는 게이트의 폭, T ox 는 산화막의 두께, C ox 는 SiO 2 의 유전율을 의미한다.)
2018-04-2880번 — 반도체 공정 과정 중 감광막에 대한 설명 으로 틀린 것은?
2017-05-0780번 — n채널 증가형 MOSFET에서 V GS = -5V, V DS = 13V일 때, 드레인에 흐르는 전류는 얼마인가?
2016-05-0880번 — CMOS 논리회로의 특성으로 틀린 것은?
2011-10-0280번 — MOS 트랜지스터에서 게이트 출력이 ‘1“ 또는 ”0“레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?
같은 과목 인접 문제
인접75번 — VLSI 레이아웃 설계 후 레이아웃 도면으로부터 추출한 저항 및 커패시턴스 값을 반영하여 논리 시뮬레이션을 다시 실시하는 과정을 일컫는 것은?
인접76번 — CMOS 공정에서 p-well보다 n-well 공정을 이용하는 이유로 가장 타당한 것은?
인접77번 — 반도체 공정에서 기체 상태의 화합물을 분해할 후 화학적 반응에 의해 반도체 기판 위에 박막이나 에피층을 형성하는 공정은?
인접78번 — MOS 트랜지스터가 갖는 3가지 작동 영역이 아닌 것은?
인접79번 — 전달게이트(transmission gate)에 대한 설명으로 옳지 않은 것은?