👋 방문해 주셔서 감사합니다!
로그인하고 시작하기회원가입게스트 모드로 시작
📂
전체 자격증 목록
원하는 시험을 골라보세요
💬
활동 피드
🏆
활동 랭킹
🙋‍♂️
문제 제보
📝
오답 복습 노트
🧠
AI 스마트 복습
📊
내 학습 리포트
🏆
명예의 전당
📋
내 신고 내역

반도체커스텀레이아웃산업기사 2016-05-08 집적회로 설계이론 63번 문제 해설

반도체커스텀레이아웃산업기사 2016-05-08 - 집적회로 설계이론
반도체커스텀레이아웃산업기사 2016-05-08 - 집적회로 설계이론
← 이전
📝 목록다음 →
문제 목록으로
문제 63 2016-05-08
다음 중 CMOS IC를 취급하는 방법에 대한 설명으로 틀린 것은?
현재 페이지는 개별문항 데이터로 통계가 제공되지 않습니다. 복습기능이 있는 문제목록 페이지를 이용해 주세요.
학습모드로 이동

연관 추천 문제

같은 번호 다른 회차
2019-04-2763번 — 레이아웃(layout) 설계규칙에 관한 설명 중 틀린 것은?
2018-04-2863번 — MOSFET에서 출력 논리 레벨이 완전히 복원되어 안정화되는 트랜지스터는?
2017-05-0763번 — 집적회로 레이아웃 설계에서 제일 처음 해야 할 일은?
2014-09-2063번 — 게이트 수준에서 검증된 설계 데이터인 네트리스트(netlist)를 집적회로로 구현하기 위해 필요한 마스크의 제작 데이터로 변환시키는 과정은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)
2011-10-0263번 — CMOS 제조 과정에서는 nMOS와 pMDS 트랜지스터를 만들 때 생기는 n 층과 p 층간의 결함(n-p-n-p 또는 p-n-p-n)에 의해 기성 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 V ds 와 V ss 사이에 전류 통로가 형성되는 현상을 무엇이라고 하는가?
같은 과목 인접 문제
인접61번 — 레이아웃 패턴을 설계자가 직접 설계하는 방식으로 가장 작은 면적을 갖는 집적회로(IC)는?
인접62번 — 기판 바이어스 효과(BODY EFFECT)에 대한 설명으로 틀린 것은?
인접64번 — MOSFET에 생성될 수 있는 커패시턴스가 아닌 것은?
인접65번 — 게이트 수준에서 검증된 설계 데이터를 집적회로 구현에 필요한 마스크 제작 데이터로 변환시키는 과정은?
인접66번 — 결정 내의 스트레인과 결함을 줄이고, 단결정의 성장을 촉진시키기 위해 웨이퍼를 일정 시간 온도가 높은 곳에서 의도적으로 넣어두는 것은?